CPU-interne Bussysteme: Unterschied zwischen den Versionen
Die Seite wurde neu angelegt: „== Bussysteme in der CPU == Innerhalb einer CPU werden verschiedene Bussysteme genutzt, um Daten, Adressen und Steuersignale zwischen den internen Einheiten auszutauschen. Diese Busse verbinden Rechenwerk, Register, Cache, Steuerwerk und weitere Funktionseinheiten. === Arten von CPU-internen Bussen === ==== 1. Datenbus ==== Über den '''Datenbus''' werden tatsächliche Daten transportiert – z. B. Operanden, Zwischenergebnisse oder geladene Speicher…“ |
Keine Bearbeitungszusammenfassung |
||
| Zeile 1: | Zeile 1: | ||
== Bussysteme in der CPU == | == Bussysteme in der CPU == | ||
Innerhalb einer CPU werden verschiedene Bussysteme genutzt, um Daten, Adressen und Steuersignale zwischen den internen Einheiten auszutauschen. | Innerhalb einer [[CPU]] werden verschiedene Bussysteme genutzt, um Daten, Adressen und Steuersignale zwischen den internen Einheiten auszutauschen. | ||
Diese Busse verbinden Rechenwerk, Register, Cache, Steuerwerk und weitere Funktionseinheiten. | Diese Busse verbinden [[ALU|Rechenwerk]], [[Register]], [[Cache]], [[Steuerwerk]] und weitere Funktionseinheiten. | ||
=== Arten von CPU-internen Bussen === | === Arten von CPU-internen Bussen === | ||
| Zeile 11: | Zeile 11: | ||
==== 2. Adressbus ==== | ==== 2. Adressbus ==== | ||
Der '''Adressbus''' überträgt Speicheradressen, mit denen die CPU festlegt, welchen Speicherbereich oder welches I/O-Gerät angesprochen werden soll. | Der '''Adressbus''' überträgt Speicheradressen, mit denen die [[CPU]] festlegt, welchen Speicherbereich oder welches I/O-Gerät angesprochen werden soll. | ||
Seine Breite bestimmt den maximal adressierbaren Speicher (z. B. 32 Bit → 4 GB, 64 Bit → theoretisch 16 Exabyte). | Seine Breite bestimmt den maximal adressierbaren Speicher (z. B. 32 Bit → 4 GB, 64 Bit → theoretisch 16 Exabyte). | ||
| Zeile 22: | Zeile 22: | ||
==== 4. Front-Side-Bus (historisch) ==== | ==== 4. Front-Side-Bus (historisch) ==== | ||
Ältere Systeme nutzten einen '''FSB''' zwischen CPU und Chipsatz. | Ältere Systeme nutzten einen '''FSB''' zwischen [[CPU]] und [[Chipsatz]]. | ||
Moderne CPUs haben diesen durch schnellere Punkt-zu-Punkt-Verbindungen ersetzt. | Moderne CPUs haben diesen durch schnellere Punkt-zu-Punkt-Verbindungen ersetzt. | ||
Aktuelle Version vom 4. Dezember 2025, 15:40 Uhr
Bussysteme in der CPU
Innerhalb einer CPU werden verschiedene Bussysteme genutzt, um Daten, Adressen und Steuersignale zwischen den internen Einheiten auszutauschen. Diese Busse verbinden Rechenwerk, Register, Cache, Steuerwerk und weitere Funktionseinheiten.
Arten von CPU-internen Bussen
1. Datenbus
Über den Datenbus werden tatsächliche Daten transportiert – z. B. Operanden, Zwischenergebnisse oder geladene Speicherwerte. Er ist typischerweise 32-, 64- oder breiter (intern oft noch mehr Bits).
2. Adressbus
Der Adressbus überträgt Speicheradressen, mit denen die CPU festlegt, welchen Speicherbereich oder welches I/O-Gerät angesprochen werden soll. Seine Breite bestimmt den maximal adressierbaren Speicher (z. B. 32 Bit → 4 GB, 64 Bit → theoretisch 16 Exabyte).
3. Steuerbus (Control Bus)
Der Steuerbus überträgt Kontrollsignale, die den Ablauf von Befehlen steuern – z. B.:
- Lesen/Schreiben
- Interrupt-Signale
- Synchronisation
- Pipeline-Steuerung
4. Front-Side-Bus (historisch)
Ältere Systeme nutzten einen FSB zwischen CPU und Chipsatz. Moderne CPUs haben diesen durch schnellere Punkt-zu-Punkt-Verbindungen ersetzt.
5. Interne Punkt-zu-Punkt-Verbindungen
Moderne Mehrkernprozessoren nutzen interne Hochgeschwindigkeitsverbindungen, z. B.:
- Intel QPI (QuickPath Interconnect)
- AMD Infinity Fabric
- Ringbus / Mesh-Netzwerke zur Verbindung der CPU-Kerne, Caches und I/O-Einheiten
Diese ersetzen klassische Bus-Systeme und ermöglichen parallelen Datenaustausch ohne Engpässe.
Kurzmerksatz
Innerhalb der CPU übernehmen Daten-, Adress- und Steuerbus grundlegende Aufgaben, während moderne Mehrkernprozessoren zusätzlich Hochgeschwindigkeitsverbindungen wie Ringbus oder Infinity Fabric nutzen.
